EPM570GT100I5 vs EPM570F100I5N Vergleich

Detaillierter Direktvergleich von EPM570GT100I5 von Altera und EPM570F100I5N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM570GT100I5 EPM570F100I5N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $4,95 $13,40
Series MAX II —
Logic Elements (LE) 570 —
Macrocells 440 440
Maximum User I/O Pins 76 —
Propagation Delay (tPD) 5.4 ns (typ) 8.7 ns (max), 5.4 ns (typical)
Internal Supply Voltage (VCCINT) 1.71 V to 1.89 V —
User I/O Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) —
User Flash Memory 8 Kbits 8 Kbits
Programmability In-System Programmable (ISP) via JTAG, non-volatile flash —
Configuration Time Instant-On (< 1 ms, no external PROM required) —
Betriebstemperatur -40 C to +100 C (Industrial, "I5") -40C to +100C (Industrial)
Gehäuse 100-pin TQFP (14x14 mm, 0.5 mm pitch) 100-ball FineLine BGA (11x11 mm)
Montageart Surface Mount (Gull-wing leads) Surface Mount
Typical Active Current [DATA_NEEDED: typical active ICC] —
Speed Grade GT (fast) —
RoHS-Status Compliant Compliant
JTAG Support IEEE 1149.1 boundary scan —
Global Clock Networks 4 —
Family — MAX II
Device Type — CPLD (Flash-based)
Logic Elements (LEs) — 570
Maximum User I/Os — 76
Maximum Operating Frequency — 304 MHz
Supply Voltage (VCCINT) — 2.375 V to 3.6 V
Typical Supply Current (ICC) — 55 mA
I/O Standards Supported — LVCMOS, LVTTL, LVDS, SSTL, HSTL (1.5/1.8/2.5/3.3 V)
Programming Interface — JTAG (IEEE 1149.1), in-system programmable
Global Clocks — 4
Process Technology — CMOS, Flash configuration cell
Hot Socketing — Supported

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern