EPM7096LC84-15 vs EPM7096LC84-7 Vergleich

Detaillierter Direktvergleich von EPM7096LC84-15 von Altera und EPM7096LC84-7 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM7096LC84-15 EPM7096LC84-7
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,85 $19,85
Family MAX 7000 MAX 7000
Series MAX 7000 (second-generation MAX architecture) —
Macro Cells 96 —
Logic Array Blocks (LABs) 4 4
Usable Gates 1,800 —
Pin-to-Pin Propagation Delay (tPD) 15 ns —
Maximum Operating Frequency 76.9 MHz —
User I/O Pins 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split]) 64
Supply Voltage (VCC) 4.75 V to 5.25 V —
Programmable Type EE PLD (in-system programmable via JTAG) —
Programming Interface IEEE Std. 1149.1 JTAG —
Betriebstemperatur 0C to +70C (commercial) 0C to +70C (commercial, LC suffix)
Gehäuse / Bauform 84-PLCC (J-Lead) —
Supplier Device Package 84-PLCC (29.31 x 29.31 mm) —
Montageart Surface Mount Surface Mount
Data Retention [DATA_NEEDED: data retention years] —
Erase/Program Endurance [DATA_NEEDED: erase/program cycle count] —
RoHS-Status [DATA_NEEDED: RoHS compliance status] Non-compliant (original Altera product, leaded PLCC package)
Macrocells — 96
Speed Grade (tPD) — 7.5 ns
Gehäuse — 84-pin PLCC (Plastic Leaded Chip Carrier)
Versorgungsspannung — 5.0 V
Programming Technology — EEPROM (non-volatile)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Architecture — Second-generation MAX
I/O Logic Levels — 5.0 V TTL/CMOS-compatible
Lebenszyklusstatus — Obsolete - PCN/PDN issued by Intel

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern