EPM7096LC84-15 vs EPM7096LC84-7 Comparaison

Comparaison détaillée côte à côte de EPM7096LC84-15 par Altera et EPM7096LC84-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7096LC84-15 EPM7096LC84-7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,85 $19,85
Family MAX 7000 MAX 7000
Series MAX 7000 (second-generation MAX architecture) —
Macro Cells 96 —
Logic Array Blocks (LABs) 4 4
Usable Gates 1,800 —
Pin-to-Pin Propagation Delay (tPD) 15 ns —
Maximum Operating Frequency 76.9 MHz —
User I/O Pins 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split]) 64
Supply Voltage (VCC) 4.75 V to 5.25 V —
Programmable Type EE PLD (in-system programmable via JTAG) —
Programming Interface IEEE Std. 1149.1 JTAG —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial, LC suffix)
Boîtier / Format 84-PLCC (J-Lead) —
Supplier Device Package 84-PLCC (29.31 x 29.31 mm) —
Type de montage Surface Mount Surface Mount
Data Retention [DATA_NEEDED: data retention years] —
Erase/Program Endurance [DATA_NEEDED: erase/program cycle count] —
Statut RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (original Altera product, leaded PLCC package)
Macrocells — 96
Speed Grade (tPD) — 7.5 ns
Boîtier — 84-pin PLCC (Plastic Leaded Chip Carrier)
Tension d'alimentation — 5.0 V
Programming Technology — EEPROM (non-volatile)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Architecture — Second-generation MAX
I/O Logic Levels — 5.0 V TTL/CMOS-compatible
Statut du cycle de vie — Obsolete - PCN/PDN issued by Intel

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis