EPM7096LC84-15 vs EPM7096LC84-7 Comparação

Comparação detalhada lado a lado de EPM7096LC84-15 por Altera e EPM7096LC84-7 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM7096LC84-15 EPM7096LC84-7
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,85 $19,85
Family MAX 7000 MAX 7000
Series MAX 7000 (second-generation MAX architecture) —
Macro Cells 96 —
Logic Array Blocks (LABs) 4 4
Usable Gates 1,800 —
Pin-to-Pin Propagation Delay (tPD) 15 ns —
Maximum Operating Frequency 76.9 MHz —
User I/O Pins 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split]) 64
Supply Voltage (VCC) 4.75 V to 5.25 V —
Programmable Type EE PLD (in-system programmable via JTAG) —
Programming Interface IEEE Std. 1149.1 JTAG —
Temperatura de operação 0C to +70C (commercial) 0C to +70C (commercial, LC suffix)
Encapsulamento / Caixa 84-PLCC (J-Lead) —
Supplier Device Package 84-PLCC (29.31 x 29.31 mm) —
Tipo de montagem Surface Mount Surface Mount
Data Retention [DATA_NEEDED: data retention years] —
Erase/Program Endurance [DATA_NEEDED: erase/program cycle count] —
Status RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (original Altera product, leaded PLCC package)
Macrocells — 96
Speed Grade (tPD) — 7.5 ns
Encapsulamento — 84-pin PLCC (Plastic Leaded Chip Carrier)
Tensão de alimentação — 5.0 V
Programming Technology — EEPROM (non-volatile)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Architecture — Second-generation MAX
I/O Logic Levels — 5.0 V TTL/CMOS-compatible
Status do ciclo de vida — Obsolete - PCN/PDN issued by Intel

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação