EPM7128AETC144-10 vs EPM7128AETC144-7N Vergleich

Detaillierter Direktvergleich von EPM7128AETC144-10 von Altera und EPM7128AETC144-7N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM7128AETC144-10 EPM7128AETC144-7N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $21,70 $39,82
Family MAX 7000A MAX 7000A
Macrocells 128 —
Usable Gates 2,500 —
Logic Array Blocks (LABs) 8 —
Maximum User I/Os 36 —
Pin-to-pin Logic Delay (tPD) 10 ns —
Maximum Internal Counter Frequency 98 MHz —
Supply Voltage (Core) 3.3 V —
I/O Voltage Tolerance 2.5 V / 3.3 V / 5 V —
Betriebstemperatur 0C to +70C (Commercial) 0C to +70C (commercial)
Gehäuse 144-pin TQFP (also referred to as LQFP-144) 144-pin TQFP
Programming Interface JTAG (IEEE Std. 1149.1) and ByteBlaster —
Non-volatile Memory EEPROM, instant-on —
Global Clocks / Global OE 2 / 2 —
Montageart Surface Mount Surface Mount
MSL-Level MSL 3 (per JEDEC J-STD-020) —
RoHS-Status [DATA_NEEDED: rohs status from manufacturer] Compliant
Device Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 2500 (2.5K gates)
Macro Cells — 128
User I/Os — 36 (in 144-pin TQFP)
Maximum Operating Frequency — 129.9 MHz
Pin-to-Pin Delay — 7.5 ns
Propagation Delay (tpd) — 7.5 ns
Supply Voltage (VCCINT) — 3.3 V
Process Technology — CMOS, EEPROM-based
Programmability — In-System Programmable (ISP) via JTAG
Boundary-Scan Test — IEEE Std 1149.1 (JTAG)
Pin-Compatible With — MAX 7000S 5.0V family (144-pin TQFP)
Lead-Free — Yes

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern