EPM7128SQC100-7N vs EPM7128AETC100-7N Vergleich

Detaillierter Direktvergleich von EPM7128SQC100-7N von Intel und EPM7128AETC100-7N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM7128SQC100-7N EPM7128AETC100-7N
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $7,10 $31,80
Family MAX 7000S MAX 7000A
Device Type CPLD - Complex Programmable Logic Device CPLD - Complex Programmable Logic Device
Program Memory Type EEPROM —
Number of Macrocells 128 —
Number of Logic Array Blocks 8 —
Number of Global Clocks 2 —
Product Terms per Macrocell 32 —
Usable Gates 2,500 2,500
System Gates 5,000 (max) —
Maximum User I/Os 84 —
Pin-to-Pin Delay (tPD) 7.5 ns —
Counter Speed 175.4 MHz —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Operating Voltage (Core) 5.0 V —
I/O Standard Support multiVolt (2.5V, 3.3V, 5.0V) —
Gehäuse 100-pin PQFP (QFP-100) 100-TQFP
Betriebstemperatur 0C to +70C (commercial) 0 C to +70 C (Commercial)
RoHS-Status Compliant (lead-free 'N' suffix) [DATA_NEEDED: RoHS status]
Process Technology 0.30 µm CMOS EEPROM 0.30 µm EEPROM CMOS
Security Bit Programmable (one per device) —
Macro Cells — 128
Logic Array Blocks (LABs) — 4
User I/Os — 84
Propagation Delay (tpd) — 7.5 ns
Counter Frequency (max) — 129.9 MHz
Internal Frequency (max) — 250 MHz
Core Supply Voltage — 3.3 V
Logic Family — CMOS
Pin-Anzahl — 100
Montageart — Surface Mount
Programming Interface — JTAG (IEEE 1149.1) / ISP

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern