EPM7128SQC100-7N vs EPM7128AETC100-7N Comparación

Comparación detallada lado a lado de EPM7128SQC100-7N por Intel y EPM7128AETC100-7N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128SQC100-7N EPM7128AETC100-7N
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $7,10 $31,80
Family MAX 7000S MAX 7000A
Device Type CPLD - Complex Programmable Logic Device CPLD - Complex Programmable Logic Device
Program Memory Type EEPROM —
Number of Macrocells 128 —
Number of Logic Array Blocks 8 —
Number of Global Clocks 2 —
Product Terms per Macrocell 32 —
Usable Gates 2,500 2,500
System Gates 5,000 (max) —
Maximum User I/Os 84 —
Pin-to-Pin Delay (tPD) 7.5 ns —
Counter Speed 175.4 MHz —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Operating Voltage (Core) 5.0 V —
I/O Standard Support multiVolt (2.5V, 3.3V, 5.0V) —
Encapsulado 100-pin PQFP (QFP-100) 100-TQFP
Temperatura de funcionamiento 0C to +70C (commercial) 0 C to +70 C (Commercial)
Estado RoHS Compliant (lead-free 'N' suffix) [DATA_NEEDED: RoHS status]
Process Technology 0.30 µm CMOS EEPROM 0.30 µm EEPROM CMOS
Security Bit Programmable (one per device) —
Macro Cells — 128
Logic Array Blocks (LABs) — 4
User I/Os — 84
Propagation Delay (tpd) — 7.5 ns
Counter Frequency (max) — 129.9 MHz
Internal Frequency (max) — 250 MHz
Core Supply Voltage — 3.3 V
Logic Family — CMOS
Recuento de pines — 100
Tipo de montaje — Surface Mount
Programming Interface — JTAG (IEEE 1149.1) / ISP

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización