EPM9560ARC240-10 vs EPM9560ARC208-10 Vergleich

Detaillierter Direktvergleich von EPM9560ARC240-10 von Altera und EPM9560ARC208-10 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560ARC240-10 EPM9560ARC208-10
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $28,80 $0,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array MatriX (MAX) - third generation —
Usable Gates 12,000 12,000 gates
Macrocells 560 560 macrocells
User I/Os (this package) 191 (per Mouser listing) —
Internal Frequency 144.9 MHz 144.9 MHz
Propagation Delay (tpd) 11.4 ns —
Supply Voltage - Internal (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (selectable) —
Process Technology CMOS EEPROM —
Gehäuse 240-pin PowerQuad QFP (RQFP / EAR240) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Betriebstemperatur 0C to +70C (commercial) 0 C to +70 C (commercial)
Configuration Memory EEPROM (non-volatile, in-system programmable) —
Logic Family CMOS CMOS
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks — 35 LABs
User I/O Pins — 153 I/O
Propagation Delay (tPD) — 10 ns (speed grade -10)
Versorgungsspannung — 5.0 V
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Montageart — Surface Mount
Pin-Anzahl — 208 pins

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern