EPM9560ARC240-10 vs EPM9560ARC208-10 Comparação

Comparação detalhada lado a lado de EPM9560ARC240-10 por Altera e EPM9560ARC208-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560ARC240-10 EPM9560ARC208-10
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $28,80 $0,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array MatriX (MAX) - third generation —
Usable Gates 12,000 12,000 gates
Macrocells 560 560 macrocells
User I/Os (this package) 191 (per Mouser listing) —
Internal Frequency 144.9 MHz 144.9 MHz
Propagation Delay (tpd) 11.4 ns —
Supply Voltage - Internal (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (selectable) —
Process Technology CMOS EEPROM —
Encapsulamento 240-pin PowerQuad QFP (RQFP / EAR240) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Temperatura de operação 0C to +70C (commercial) 0 C to +70 C (commercial)
Configuration Memory EEPROM (non-volatile, in-system programmable) —
Logic Family CMOS CMOS
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks — 35 LABs
User I/O Pins — 153 I/O
Propagation Delay (tPD) — 10 ns (speed grade -10)
Tensão de alimentação — 5.0 V
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Tipo de montagem — Surface Mount
Contagem de pinos — 208 pins

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação