EPM9560RC208-7 vs EPM9480RC208-15 Vergleich

Detaillierter Direktvergleich von EPM9560RC208-7 von Altera und EPM9480RC208-15 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560RC208-7 EPM9480RC208-15
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $18,90 $24,95
Family MAX 9000 MAX 9000
Device Type EPLD / CPLD —
Usable Gates 560 10,000 gates
Macrocells 16 —
Logic Array Blocks (LABs) 4 —
User I/O Pins 208 153
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V —
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) EEPROM (non-volatile)
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
Gehäuse 208-pin Power Quad Flat Pack (RQFP-208) RQFP-208
Betriebstemperatur 0C to +70C (commercial) / -40C to +85C (industrial) -40C to +85C (commercial)
Output Drive Current 160 mA DC sink per pin —
RoHS-Status Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS compliance status]
Logic Cells / Macro Cells — 480 macro cells
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tPD) — 15 ns
Versorgungsspannung — 5.0 V
Programmability — In-System (ISP) via JTAG IEEE 1149.1
Montageart — Surface Mount
Architecture — Multiple Array MatriX (MAX) - 3rd generation
MSL-Level — [DATA_NEEDED: MSL rating]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern