EPM9560RC208-7 vs EPM9480RC208-15 Comparaison

Comparaison détaillée côte à côte de EPM9560RC208-7 par Altera et EPM9480RC208-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC208-7 EPM9480RC208-15
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,90 $24,95
Family MAX 9000 MAX 9000
Device Type EPLD / CPLD —
Usable Gates 560 10,000 gates
Macrocells 16 —
Logic Array Blocks (LABs) 4 —
User I/O Pins 208 153
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V —
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) EEPROM (non-volatile)
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
Boîtier 208-pin Power Quad Flat Pack (RQFP-208) RQFP-208
Température de fonctionnement 0C to +70C (commercial) / -40C to +85C (industrial) -40C to +85C (commercial)
Output Drive Current 160 mA DC sink per pin —
Statut RoHS Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS compliance status]
Logic Cells / Macro Cells — 480 macro cells
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tPD) — 15 ns
Tension d'alimentation — 5.0 V
Programmability — In-System (ISP) via JTAG IEEE 1149.1
Type de montage — Surface Mount
Architecture — Multiple Array MatriX (MAX) - 3rd generation
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis