EPM9560RC208-7 vs EPM9480RC208-15 Comparación

Comparación detallada lado a lado de EPM9560RC208-7 por Altera y EPM9480RC208-15 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-7 EPM9480RC208-15
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $18,90 $24,95
Family MAX 9000 MAX 9000
Device Type EPLD / CPLD —
Usable Gates 560 10,000 gates
Macrocells 16 —
Logic Array Blocks (LABs) 4 —
User I/O Pins 208 153
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V —
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) EEPROM (non-volatile)
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
Encapsulado 208-pin Power Quad Flat Pack (RQFP-208) RQFP-208
Temperatura de funcionamiento 0C to +70C (commercial) / -40C to +85C (industrial) -40C to +85C (commercial)
Output Drive Current 160 mA DC sink per pin —
Estado RoHS Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS compliance status]
Logic Cells / Macro Cells — 480 macro cells
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tPD) — 15 ns
Tensión de alimentación — 5.0 V
Programmability — In-System (ISP) via JTAG IEEE 1149.1
Tipo de montaje — Surface Mount
Architecture — Multiple Array MatriX (MAX) - 3rd generation
Nivel MSL — [DATA_NEEDED: MSL rating]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización