EPM9560RC210-20 vs EPM9560RC208-20C Vergleich

Detaillierter Direktvergleich von EPM9560RC210-20 von Altera und EPM9560RC208-20C von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM9560RC210-20 EPM9560RC208-20C
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $60,00 $0,00
Family MAX 9000 MAX 9000
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 —
Gehäuse RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) 208-pin RQFP (Power Quad Flat Pack)
Pin-to-Pin Delay (tPD) 20 ns —
Clock-to-Output (tCO) 12 ns —
Maximum User I/O [DATA_NEEDED: 212 I/O per datasheet, package-dependent] —
Versorgungsspannung 5 V 5.0 V
Process Technology 0.65 um EEPROM —
In-System Programmability Yes (MAX+PLUS II flow) Yes, via IEEE Std. 1149.1 JTAG
Boundary-Scan (JTAG) IEEE Std 1149.1 compliant —
Betriebstemperatur [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] —
Montageart Surface Mount Surface Mount
RoHS-Status RoHS3 Compliant (per supplier listing) [DATA_NEEDED: RoHS status]
Device Type — EEPROM-based CPLD (EE PLD)
Flip-Flops — 772
Configurable I/O Lines — 149
Propagation Delay (tPD) — 20 ns (speed grade -20)
Maximum Frequency — 100 MHz
I/O Voltage Support — 3.3 V or 5 V
Configuration Memory — EEPROM (non-volatile)
JESD-30 Package Code — S-PQFP-G208
Terminal Form — Gull Wing
Operating Temperature Grade — Commercial (0C to +70C)
Technology — CMOS

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern