EPM9560RC210-20 vs EPM9560RC208-20C Comparaison

Comparaison détaillée côte à côte de EPM9560RC210-20 par Altera et EPM9560RC208-20C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM9560RC210-20 EPM9560RC208-20C
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $60,00 $0,00
Family MAX 9000 MAX 9000
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 —
Boîtier RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) 208-pin RQFP (Power Quad Flat Pack)
Pin-to-Pin Delay (tPD) 20 ns —
Clock-to-Output (tCO) 12 ns —
Maximum User I/O [DATA_NEEDED: 212 I/O per datasheet, package-dependent] —
Tension d'alimentation 5 V 5.0 V
Process Technology 0.65 um EEPROM —
In-System Programmability Yes (MAX+PLUS II flow) Yes, via IEEE Std. 1149.1 JTAG
Boundary-Scan (JTAG) IEEE Std 1149.1 compliant —
Température de fonctionnement [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] —
Type de montage Surface Mount Surface Mount
Statut RoHS RoHS3 Compliant (per supplier listing) [DATA_NEEDED: RoHS status]
Device Type — EEPROM-based CPLD (EE PLD)
Flip-Flops — 772
Configurable I/O Lines — 149
Propagation Delay (tPD) — 20 ns (speed grade -20)
Maximum Frequency — 100 MHz
I/O Voltage Support — 3.3 V or 5 V
Configuration Memory — EEPROM (non-volatile)
JESD-30 Package Code — S-PQFP-G208
Terminal Form — Gull Wing
Operating Temperature Grade — Commercial (0C to +70C)
Technology — CMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis