EPM9560RC240-15W vs EPM9560RC240-15N Vergleich

Detaillierter Direktvergleich von EPM9560RC240-15W von Altera und EPM9560RC240-15N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560RC240-15W EPM9560RC240-15N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $27,85
Family MAX 9000 MAX 9000 (third-generation Multiple Array MatriX)
Device Type Complex Programmable Logic Device (CPLD) —
Usable Gates 12,000 12,000
Macrocells 560 560
User I/O Pins 191 —
Pin-to-Pin Delay 15 ns —
Internal Frequency 117.6 MHz —
Versorgungsspannung 4.75 V to 5.25 V 5.0 V
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes (ISP via JTAG) —
Gehäuse 240-pin RQFP (PowerQuad) with exposed pad RQFP-240 (240-pin Plastic Quad Flat Pack)
Montageart Surface Mount Surface Mount
Betriebstemperatur 0C to +70C (commercial) 0C to +70C (Commercial)
Logic Family CMOS CMOS (EEPROM-based)
Anzahl der Pins 240 —
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
MSL-Level [DATA_NEEDED: MSL level] —
Series — MAX 9000
Logic Array Blocks (LABs) — 35
Maximum User I/O Pins — 216
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Internal Counter Frequency (fCNT) — 145 MHz
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern