EPM9560RC240-20N vs EPM9560RC240-15N Vergleich

Detaillierter Direktvergleich von EPM9560RC240-20N von Altera und EPM9560RC240-15N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560RC240-20N EPM9560RC240-15N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $27,85
Device Family MAX 9000 (EPM9560) —
Logic Type Complex Programmable Logic Device (CPLD) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 35 35
Maximum User I/O Pins 216 216
Pin-to-Pin Propagation Delay (tPD1) 20 ns —
Internal Counter Frequency (fCNT) 144 MHz 145 MHz
Flip-Flop Setup Time (tSU) 3.0 ns —
Versorgungsspannung 5.0 V 5.0 V
Configuration Technology EEPROM (in-system programmable) —
Gehäuse 240-pin RQFP (PowerQuad Flat Pack) RQFP-240 (240-pin Plastic Quad Flat Pack)
Betriebstemperatur 0 C to +70 C (commercial) 0C to +70C (Commercial)
Montageart Surface Mount Surface Mount
Speed Grade -20 (20 ns) —
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Series — MAX 9000
Family — MAX 9000 (third-generation Multiple Array MatriX)
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern