EPM9560RC240-20N vs EPM9560RC240-15N Comparaison

Comparaison détaillée côte à côte de EPM9560RC240-20N par Altera et EPM9560RC240-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC240-20N EPM9560RC240-15N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $27,85
Device Family MAX 9000 (EPM9560) —
Logic Type Complex Programmable Logic Device (CPLD) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 35 35
Maximum User I/O Pins 216 216
Pin-to-Pin Propagation Delay (tPD1) 20 ns —
Internal Counter Frequency (fCNT) 144 MHz 145 MHz
Flip-Flop Setup Time (tSU) 3.0 ns —
Tension d'alimentation 5.0 V 5.0 V
Configuration Technology EEPROM (in-system programmable) —
Boîtier 240-pin RQFP (PowerQuad Flat Pack) RQFP-240 (240-pin Plastic Quad Flat Pack)
Température de fonctionnement 0 C to +70 C (commercial) 0C to +70C (Commercial)
Type de montage Surface Mount Surface Mount
Speed Grade -20 (20 ns) —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Series — MAX 9000
Family — MAX 9000 (third-generation Multiple Array MatriX)
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis