EPM9560RC240-3 vs EPM9560RC240-2 Vergleich

Detaillierter Direktvergleich von EPM9560RC240-3 von Altera und EPM9560RC240-2 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560RC240-3 EPM9560RC240-2
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $202,32 $180,00
Device Type Complex Programmable Logic Device (CPLD) —
Family MAX 9000 MAX 9000
Macrocells 560 —
Usable Gates 12000 12,000
Logic Array Blocks (LABs) 20 —
Pin-to-Pin Propagation Delay 3 ns (speed grade -3) —
Maximum Operating Frequency [DATA_NEEDED: fMAX] —
Supply Voltage (VCCINT) 5 V —
Supply Voltage (VCCIO) 5 V —
User I/O Pins 192 —
Gehäuse 240-pin RQFP (PowerQuad II) 240-pin RQFP (Metric QFP)
Montageart Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) —
Betriebstemperaturbereich 0C to +70C (commercial) —
RoHS-Status [DATA_NEEDED: RoHS] Non-compliant (5V RQFP, pre-RoHS era)
Lead Finish [DATA_NEEDED: lead finish] —
MSL-Level [DATA_NEEDED: MSL] —
JTAG Support [DATA_NEEDED: JTAG] —
Logic Elements — 560 macrocells
Pin-to-Pin Delay — 2 ns (speed grade -2)
Maximum Frequency — 100 MHz
Versorgungsspannung — 5 V
User I/O Count — 212
Programming Interface — JTAG (IEEE 1149.1), in-system programmable
Non-Volatile Configuration — Yes (EEPROM-based)
Betriebstemperatur — [DATA_NEEDED: commercial/industrial grade]
Lead-Free — No (legacy Sn/Pb process)
Logic Block Count — [DATA_NEEDED: LAB count]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern