EPM9560RC240-3 vs EPM9560RC240-2 Comparaison

Comparaison détaillée côte à côte de EPM9560RC240-3 par Altera et EPM9560RC240-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC240-3 EPM9560RC240-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $202,32 $180,00
Device Type Complex Programmable Logic Device (CPLD) —
Family MAX 9000 MAX 9000
Macrocells 560 —
Usable Gates 12000 12,000
Logic Array Blocks (LABs) 20 —
Pin-to-Pin Propagation Delay 3 ns (speed grade -3) —
Maximum Operating Frequency [DATA_NEEDED: fMAX] —
Supply Voltage (VCCINT) 5 V —
Supply Voltage (VCCIO) 5 V —
User I/O Pins 192 —
Boîtier 240-pin RQFP (PowerQuad II) 240-pin RQFP (Metric QFP)
Type de montage Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) —
Plage de température de fonctionnement 0C to +70C (commercial) —
Statut RoHS [DATA_NEEDED: RoHS] Non-compliant (5V RQFP, pre-RoHS era)
Lead Finish [DATA_NEEDED: lead finish] —
Niveau MSL [DATA_NEEDED: MSL] —
JTAG Support [DATA_NEEDED: JTAG] —
Logic Elements — 560 macrocells
Pin-to-Pin Delay — 2 ns (speed grade -2)
Maximum Frequency — 100 MHz
Tension d'alimentation — 5 V
User I/O Count — 212
Programming Interface — JTAG (IEEE 1149.1), in-system programmable
Non-Volatile Configuration — Yes (EEPROM-based)
Température de fonctionnement — [DATA_NEEDED: commercial/industrial grade]
Lead-Free — No (legacy Sn/Pb process)
Logic Block Count — [DATA_NEEDED: LAB count]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis