EP1810GM883B vs EP1810JC-25 Comparación

Comparación detallada lado a lado de EP1810GM883B por Altera y EP1810JC-25 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810GM883B EP1810JC-25
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $125,40 $6,80
Device Family EP1810 (Classic EPLD) —
Macrocells 48 48
User Flip-Flops Up to 64 —
Total Inputs 60 —
Dedicated Inputs 12 12
I/O Pins 48 (bidirectional, tri-state) —
Propagation Delay (tPD) 50 ns max 25 ns
Supply Voltage (VCC) 4.5 V to 5.5 V 4.75 V to 5.25 V
Technology CMOS, UV-erasable CMOS, UV-erasable (windowed ceramic DIP)
Temperatura de funcionamiento -55 °C to +125 °C (Military, MIL-STD-883B) -40 °C to 85 °C (industrial, per distributor listings)
Package Type Ceramic Pin Grid Array (PGA), 84 pins —
Package Designator GM (ceramic PGA) —
Processing Level MIL-STD-883B (Class B) —
Programming Method UV-erasable / Altera programming hardware —
Tipo de montaje Through-hole (PGA socket or PCB through-hole) Through-hole
Lead-Free / RoHS [DATA_NEEDED: lead-free status] —
Logic Family TTL-compatible I/O —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Encapsulado — 28-pin ceramic DIP (J) with quartz window
Erasure Method — UV light (windowed package)
Estado RoHS — [DATA_NEEDED: RoHS compliance status]
Estado del ciclo de vida — NRND (Not Recommended for New Designs)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización