EP1810GM883B vs EP1810JC-25 Comparaison

Comparaison détaillée côte à côte de EP1810GM883B par Altera et EP1810JC-25 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810GM883B EP1810JC-25
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $125,40 $6,80
Device Family EP1810 (Classic EPLD) —
Macrocells 48 48
User Flip-Flops Up to 64 —
Total Inputs 60 —
Dedicated Inputs 12 12
I/O Pins 48 (bidirectional, tri-state) —
Propagation Delay (tPD) 50 ns max 25 ns
Supply Voltage (VCC) 4.5 V to 5.5 V 4.75 V to 5.25 V
Technology CMOS, UV-erasable CMOS, UV-erasable (windowed ceramic DIP)
Température de fonctionnement -55 °C to +125 °C (Military, MIL-STD-883B) -40 °C to 85 °C (industrial, per distributor listings)
Package Type Ceramic Pin Grid Array (PGA), 84 pins —
Package Designator GM (ceramic PGA) —
Processing Level MIL-STD-883B (Class B) —
Programming Method UV-erasable / Altera programming hardware —
Type de montage Through-hole (PGA socket or PCB through-hole) Through-hole
Lead-Free / RoHS [DATA_NEEDED: lead-free status] —
Logic Family TTL-compatible I/O —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
External Clock Inputs — 4
Boîtier — 28-pin ceramic DIP (J) with quartz window
Erasure Method — UV light (windowed package)
Statut RoHS — [DATA_NEEDED: RoHS compliance status]
Statut du cycle de vie — NRND (Not Recommended for New Designs)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis