EP1810JC-35 vs EP1810GI-45 Comparación

Comparación detallada lado a lado de EP1810JC-35 por Intel y EP1810GI-45 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810JC-35 EP1810GI-45
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $5,48 $56,40
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) UV Erasable Programmable Logic Device (EPLD)
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) 45 ns
Frecuencia de reloj máxima [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) Ceramic Pin Grid Array with UV window
Number of Terminals 68 —
Terminal Form J-Bend —
Rango de temperatura de funcionamiento 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
Estado RoHS Compliant (per Altera listing) Non-compliant (ceramic PGA)
Lead-Free Status Lead-free (per distributor listing) —
Tipo de montaje Surface Mount (J-Lead) Through-Hole
Logic Architecture Programmable AND/OR array with macrocell outputs —
Family — Altera Classic EPLD
Macrocells — 24
Flip-Flops — 48
Speed Grade — -45
Technology — CMOS
Recuento de pines — 68
Programmable — Yes (UV-erasable, electrically programmable)
Lead-Free — No
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Tensión de alimentación — [DATA_NEEDED: VCC range]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización