EP1810JC-35 vs EP1810GI-45 Comparaison

Comparaison détaillée côte à côte de EP1810JC-35 par Intel et EP1810GI-45 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810JC-35 EP1810GI-45
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,48 $56,40
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) UV Erasable Programmable Logic Device (EPLD)
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) 45 ns
Fréquence d'horloge maximale [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) Ceramic Pin Grid Array with UV window
Number of Terminals 68 —
Terminal Form J-Bend —
Plage de température de fonctionnement 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
Statut RoHS Compliant (per Altera listing) Non-compliant (ceramic PGA)
Lead-Free Status Lead-free (per distributor listing) —
Type de montage Surface Mount (J-Lead) Through-Hole
Logic Architecture Programmable AND/OR array with macrocell outputs —
Family — Altera Classic EPLD
Macrocells — 24
Flip-Flops — 48
Speed Grade — -45
Technology — CMOS
Nombre de broches — 68
Programmable — Yes (UV-erasable, electrically programmable)
Lead-Free — No
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Tension d'alimentation — [DATA_NEEDED: VCC range]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis