EP1810JC-45 vs EP1810GC-35 Comparación

Comparación detallada lado a lado de EP1810JC-45 por Altera y EP1810GC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810JC-45 EP1810GC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $21,10 $177,12
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family EP1810 (Classic EPLD Family) —
Macrocells 48 16
Equivalent Gates 2100 gates —
Dedicated Inputs 12 —
I/O Pins 48 —
Total User I/O 60 —
Propagation Delay (tpd) 45 ns —
Frecuencia de reloj máxima 33.3 MHz —
Technology CMOS, UV-erasable CMOS, UV-erasable EPROM cells
Maximum Supply Voltage 5.25 V —
Encapsulado PLCC-68 (QCCJ, J-Lead, windowed ceramic) CPGA-68 (Ceramic Pin Grid Array, 68-pin)
Recuento de pines 68 —
Package Code QCCJ —
Temperature Grade Commercial —
Tipo de montaje Surface Mount Through Hole
Estado RoHS [DATA_NEEDED: RoHS compliance not stated in verified data] Not applicable (legacy ceramic package)
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Family — Altera Classic EPLD
Número de pines — 68
Propagation Delay (tpd max) — 40 ns
Maximum Inputs — 64
Maximum Outputs — 48
I/O Standard — TTL-compatible
Programming Method — UV erasure + EPROM programming
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Tensión de alimentación — [DATA_NEEDED: VCC range]
Lead-Free Status — Not applicable
Manufacturer (current source) — Rochester Electronics (authorized Altera EPLD partner)
Original Manufacturer — Altera Corporation (now Intel FPGA)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización