EP1810JC-45 vs EP1810GC-35 Comparaison

Comparaison détaillée côte à côte de EP1810JC-45 par Altera et EP1810GC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810JC-45 EP1810GC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,10 $177,12
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family EP1810 (Classic EPLD Family) —
Macrocells 48 16
Equivalent Gates 2100 gates —
Dedicated Inputs 12 —
I/O Pins 48 —
Total User I/O 60 —
Propagation Delay (tpd) 45 ns —
Fréquence d'horloge maximale 33.3 MHz —
Technology CMOS, UV-erasable CMOS, UV-erasable EPROM cells
Maximum Supply Voltage 5.25 V —
Boîtier PLCC-68 (QCCJ, J-Lead, windowed ceramic) CPGA-68 (Ceramic Pin Grid Array, 68-pin)
Nombre de broches 68 —
Package Code QCCJ —
Temperature Grade Commercial —
Type de montage Surface Mount Through Hole
Statut RoHS [DATA_NEEDED: RoHS compliance not stated in verified data] Not applicable (legacy ceramic package)
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Family — Altera Classic EPLD
Nombre de broches — 68
Propagation Delay (tpd max) — 40 ns
Maximum Inputs — 64
Maximum Outputs — 48
I/O Standard — TTL-compatible
Programming Method — UV erasure + EPROM programming
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Tension d'alimentation — [DATA_NEEDED: VCC range]
Lead-Free Status — Not applicable
Manufacturer (current source) — Rochester Electronics (authorized Altera EPLD partner)
Original Manufacturer — Altera Corporation (now Intel FPGA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis