EP1810JI-35 vs EP1810GC-35 Comparación

Comparación detallada lado a lado de EP1810JI-35 por Intel y EP1810GC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810JI-35 EP1810GC-35
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $18,60 $177,12
Device Family Classic EPLD —
Macrocells 48 16
Logic Array Blocks 8 LABs of 16 macrocells —
Dedicated Inputs 48 —
Pin-to-Pin Propagation Delay (tPD) 35 ns —
Speed Grade -35 —
Encapsulado 28-pin JLCC (J-leaded ceramic, windowed) CPGA-68 (Ceramic Pin Grid Array, 68-pin)
Process Technology CMOS EPROM (UV-erasable) —
Temperatura de funcionamiento -40C to +85C (Industrial) [DATA_NEEDED: operating temperature range]
Tensión de alimentación 5 V (typical classic EPLD) [DATA_NEEDED: VCC range]
Programmability UV-erase, windowed for lab reprogram —
Tipo de montaje Through-Hole (J-lead) Through Hole
Estado RoHS [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] Not applicable (legacy ceramic package)
Nivel MSL [DATA_NEEDED: MSL rating] —
Programming Interface JEDEC fuse file via legacy programmer —
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Family — Altera Classic EPLD
Technology — CMOS, UV-erasable EPROM cells
Número de pines — 68
Propagation Delay (tpd max) — 40 ns
Maximum Inputs — 64
Maximum Outputs — 48
I/O Standard — TTL-compatible
Programming Method — UV erasure + EPROM programming
Lead-Free Status — Not applicable
Manufacturer (current source) — Rochester Electronics (authorized Altera EPLD partner)
Original Manufacturer — Altera Corporation (now Intel FPGA)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización