EP1810JI-35 vs EP1810GC-35 Comparaison

Comparaison détaillée côte à côte de EP1810JI-35 par Intel et EP1810GC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810JI-35 EP1810GC-35
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,60 $177,12
Device Family Classic EPLD —
Macrocells 48 16
Logic Array Blocks 8 LABs of 16 macrocells —
Dedicated Inputs 48 —
Pin-to-Pin Propagation Delay (tPD) 35 ns —
Speed Grade -35 —
Boîtier 28-pin JLCC (J-leaded ceramic, windowed) CPGA-68 (Ceramic Pin Grid Array, 68-pin)
Process Technology CMOS EPROM (UV-erasable) —
Température de fonctionnement -40C to +85C (Industrial) [DATA_NEEDED: operating temperature range]
Tension d'alimentation 5 V (typical classic EPLD) [DATA_NEEDED: VCC range]
Programmability UV-erase, windowed for lab reprogram —
Type de montage Through-Hole (J-lead) Through Hole
Statut RoHS [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] Not applicable (legacy ceramic package)
Niveau MSL [DATA_NEEDED: MSL rating] —
Programming Interface JEDEC fuse file via legacy programmer —
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Family — Altera Classic EPLD
Technology — CMOS, UV-erasable EPROM cells
Nombre de broches — 68
Propagation Delay (tpd max) — 40 ns
Maximum Inputs — 64
Maximum Outputs — 48
I/O Standard — TTL-compatible
Programming Method — UV erasure + EPROM programming
Lead-Free Status — Not applicable
Manufacturer (current source) — Rochester Electronics (authorized Altera EPLD partner)
Original Manufacturer — Altera Corporation (now Intel FPGA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis