EP1810LC-25T vs EP1810LC-25 Comparación

Comparación detallada lado a lado de EP1810LC-25T por Intel y EP1810LC-25 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810LC-25T EP1810LC-25
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,40 $8,40
Family Altera Classic EP1810 —
Device Type EPLD (Erasable/OTP Complex PLD) —
Macrocells 48 (4 quadrants x 12 macrocells) 48
Usable Gates Approx. 900 —
Dedicated Inputs 16 12
Bidirectional I/O Pins 48 —
External Clocks 4 —
Propagation Delay (tPD) 25 ns 25 ns
Supply Voltage (VCC) 5 V nominal 5 V (TTL-compatible)
Temperatura de funcionamiento 0 °C to +70 °C (commercial) [DATA_NEEDED: temperature grade for LC package]
Encapsulado 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) 68-pin JLCC (J-leaded ceramic chip carrier)
Tipo de montaje Surface Mount Surface Mount
Technology CMOS, UV-erasable / OTP CMOS EPLD (erasable programmable logic device)
I/O Standard TTL-compatible 5 V —
Estado RoHS [DATA_NEEDED: RoHS status - confirm with manufacturer] [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet]
Programming Tool Altera MAX+PLUS II / Quartus Classic —
Product Family — Altera Classic EPLD
Part Number — EP1810LC-25
I/O Pins — 48
External Clock Inputs — 4
Operating Mode — Turbo-only (no slow-power mode)
Package Code — LC = 68-pin JLCC
Programmable Interconnect — Global + Local buses
Programming Method — Altera Classic programmer + MAX+PLUS II legacy flow
Estado del ciclo de vida — Obsolete (legacy Altera Classic family)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización