EP20K200CF484I7 vs EP20K200FC484-1 Comparación

Comparación detallada lado a lado de EP20K200CF484I7 por Altera y EP20K200FC484-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Altera
EP20K200CF484I7 EP20K200CF484I7 - APEX 20KC 200K Gates FPGA 1.8V FBGA-484 | Altera

EP20K200CF484I7 - APEX 20KC 200K Gates FPGA 1.8V FBGA-484 | Altera

EP20K200CF484I7 ⚠ Última compra
Altera
EP20K200FC484-1 EP20K200FC484-1 - APEX 20K 200K Gates FPGA | Altera

EP20K200FC484-1 - APEX 20K 200K Gates FPGA | Altera

EP20K200FC484-1 Obsolete

Comparación de especificaciones

Parámetro EP20K200CF484I7 EP20K200FC484-1
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $89,50 $119,00
Family APEX 20KC APEX 20K
Logic Elements 8,320 —
Typical Gate Count 200,000 system gates —
Maximum Operating Frequency 375.94 MHz (per device-family data) 250 MHz
Process Technology 0.15 µm CMOS with copper interconnect 0.22 µm CMOS
Internal Supply Voltage (VCCINT) 1.8 V (1.71 V to 1.89 V) —
I/O Supply Voltage (VCCIO) 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) —
User I/O Pins 376 —
Dedicated Inputs 4 —
Encapsulado 484-pin FBGA (FineLine BGA) 484-ball FBGA (FineLine BGA)
Package Body Size 23 mm × 23 mm —
Ball Pitch 1.000 mm —
Speed Grade -7 -1 (fastest bin)
Temperature Grade (I7 suffix) Industrial, -40 °C to +85 °C —
Configuration Technology SRAM-based, re-programmable in-system —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Propagation Delay [DATA_NEEDED: datasheet-specified tpd] 2.5 ns
Logic Elements / Cells — 8320
System Gates — 200 K
Embedded Memory (RAM bits) — 106,496 bits
Number of I/Os — 382
Number of LABs/CLBs — [DATA_NEEDED: LAB count]
Core Supply Voltage — 2.5 V
Temperatura de funcionamiento — 0 °C to 85 °C (Commercial)
Tipo de montaje — Surface Mount
Architecture — MultiCore (LUT + Embedded System Blocks)
Programming Interface — IEEE 1149.1 JTAG
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización