EP610DC-10 vs EP610DC-20 Comparación

Comparación detallada lado a lado de EP610DC-10 por Intel y EP610DC-20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610DC-10 EP610DC-20
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $7,95 $15,85
Device Family Altera Classic EPLD —
Macrocells 16 —
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Encapsulado 24-pin CDIP (Ceramic DIP, windowed) 24-pin Ceramic DIP (CDIP-24) with UV window
Tipo de montaje Through-Hole Through-hole
Technology CMOS, EPROM-based (UV-erasable) —
Tensión de alimentación 5 V (single supply) —
Temperatura de funcionamiento 0C to +70C (commercial) 0 °C to 70 °C (commercial)
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] 16 (bidirectional)
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Estado RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: RoHS compliance status]
Product Type — CMOS UV-Erasable Programmable Logic Device (EPLD)
Family — Classic EP610
Logic Macrocells — 16
Dedicated Inputs — 4
Total Usable Pins — 20
Product Terms (p-terms) — 160
Propagation Delay (tPD) — 22 ns
Maximum Toggle Frequency (fMAX) — 55.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Programming Method — UV erasure + parallel programmer
Process Technology — CMOS, UV-erasable floating gate
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización