EP610DC-10 vs EP610DC-20 Comparaison

Comparaison détaillée côte à côte de EP610DC-10 par Intel et EP610DC-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-10 EP610DC-20
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,95 $15,85
Device Family Altera Classic EPLD —
Macrocells 16 —
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Boîtier 24-pin CDIP (Ceramic DIP, windowed) 24-pin Ceramic DIP (CDIP-24) with UV window
Type de montage Through-Hole Through-hole
Technology CMOS, EPROM-based (UV-erasable) —
Tension d'alimentation 5 V (single supply) —
Température de fonctionnement 0C to +70C (commercial) 0 °C to 70 °C (commercial)
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] 16 (bidirectional)
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Statut RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: RoHS compliance status]
Product Type — CMOS UV-Erasable Programmable Logic Device (EPLD)
Family — Classic EP610
Logic Macrocells — 16
Dedicated Inputs — 4
Total Usable Pins — 20
Product Terms (p-terms) — 160
Propagation Delay (tPD) — 22 ns
Maximum Toggle Frequency (fMAX) — 55.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Programming Method — UV erasure + parallel programmer
Process Technology — CMOS, UV-erasable floating gate
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis