EP610ILI-12 vs EP610IDC-15 Comparación

Comparación detallada lado a lado de EP610ILI-12 por Altera y EP610IDC-15 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610ILI-12 EP610IDC-15
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $9,95
Family Classic EPLD (EP610) —
Usable Gates 300 300
Macro Cells 16 —
Speed Grade (tpd) 12 ns —
Supply Voltage (Vcc) 5 V (4.75 V to 5.25 V) —
Supply Voltage (Vpp) [DATA_NEEDED: Vpp programming voltage] —
Operating Frequency (max) 83.3 MHz —
Logic Elements [DATA_NEEDED: exact LE count] —
User I/O Pins [DATA_NEEDED: I/O pin count] —
Dedicated Inputs 4 —
Technology CMOS EPROM —
Temperatura de funcionamiento -40C to +85C (industrial grade) 0C to +70C (commercial)
Encapsulado 28-pin PLCC (J-Lead) 24-pin CerDIP (ceramic DIP)
Tipo de montaje Surface Mount Through-hole
Programmable Security Bit Yes —
TTL Compatibility 100 TTL emulation —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status of CerDIP variant]
Nivel MSL [DATA_NEEDED: MSL rating] —
Device Family — Altera Classic EPLD
Macrocells — 16
Propagation Delay (tPD) — 15 ns
Maximum Frequency — 66 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Process Technology — CMOS, UV-erasable / OTP
I/O Pins — 24 (per package; macrocell-programmable)
Logic-Block Architecture — AND/OR macrocell array with programmable flip-flops
Program/Erase — UV-erasable, OTP-compatible
Development Tool — MAX+PLUS II
Programming Current — 11.0 mA typical (per Classic family datasheet)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización