EP610IPC-10 vs EP610DM-35 Comparación

Comparación detallada lado a lado de EP610IPC-10 por Altera y EP610DM-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610IPC-10 EP610DM-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $16,40 $23,40
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) —
Programmable Gates 300 usable gates —
Macrocells 16 —
Maximum Operating Frequency 100 MHz —
Propagation Delay (tPD) 15 ns (commerical -10 grade) 35 ns
Product Terms 160 total —
Dedicated Inputs 4 —
I/O Pins 16 24 dedicated I/O (input + bidirectional)
Total Input Pins 20 —
Tensión de alimentación 5 V —
Architecture Turbo-only AND-OR-NOT, PAL-type —
Technology CMOS EPROM (UV-erasable / OTP) —
Encapsulado 24-pin PDIP (Plastic DIP) 24-pin CDIP (CERDIP) with UV window
Temperatura de funcionamiento -40C to +85C (industrial) —
Programming Method Altera programming hardware (UV erase for I grade, OTP for C grade) —
TTL Emulation 100% TTL compatible —
Manufacturer — Altera (Rochester Electronics authorized stock)
Part Family — Classic EPLD
Logic Family — PAL-type EPLD, CMOS, UV-erasable
Number of Macrocells — 16
Number of Gates — 300
Pipelined Data Rate (fMAX) — 100 MHz
Supply Voltage (VCC) — 5 V (single supply)
Temperature Grade (M) — Military -55°C to +125°C
Programmability — UV-erasable, reprogrammable
Rango de temperatura de funcionamiento — -55°C to +125°C
Nivel MSL — [DATA_NEEDED: MSL rating]
Estado RoHS — Non-compliant (contains lead, hermetic CERDIP)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización