EP610LI-35 vs EP610DC-35 Comparación

Comparación detallada lado a lado de EP610LI-35 por Altera y EP610DC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610LI-35 EP610DC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $10,50 $18,40
Family Classic EPLD Altera Classic EP610
Series EP610 —
Number of Macrocells 16 —
Usable Gates 300 300
Number of I/O Pins 16 —
Total Inputs 20 —
Dedicated Inputs 4 —
External Clock Inputs 2 —
Product Terms 160 —
Maximum Propagation Delay 35 ns (tpd) —
Maximum Operating Frequency 28.6 MHz (fmax) —
Pipelined Data Rate Up to 100 MHz up to 100 MHz
Tensión de alimentación 5 V —
Process Technology CMOS CMOS
Architecture PAL-type (AND-OR array) —
Encapsulado 28-pin PLCC (windowed ceramic, 'LI') 24-pin CDIP (windowed CERDIP) 0.300 inch
Rango de temperatura de funcionamiento [DATA_NEEDED: military/industrial operating temperature range] —
Programming Technology UV-erasable (EPROM) —
Tipo de montaje Surface Mount Through-Hole (DIP)
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Macrocells — 16
Propagation Delay (tPD) — 35 ns
Maximum Frequency (fMAX) — 28.6 MHz
Supply Voltage (VCC) — 5 V
Program/erase Method — UV-erasable (windowed CERDIP)
Temperatura de funcionamiento — 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]
Manufacturer — Originally Altera; today supplied via Rochester Electronics (authorized)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización