EP610LI-35 vs EP610DC-35 Comparaison

Comparaison détaillée côte à côte de EP610LI-35 par Altera et EP610DC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610LI-35 EP610DC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,50 $18,40
Family Classic EPLD Altera Classic EP610
Series EP610 —
Number of Macrocells 16 —
Usable Gates 300 300
Number of I/O Pins 16 —
Total Inputs 20 —
Dedicated Inputs 4 —
External Clock Inputs 2 —
Product Terms 160 —
Maximum Propagation Delay 35 ns (tpd) —
Maximum Operating Frequency 28.6 MHz (fmax) —
Pipelined Data Rate Up to 100 MHz up to 100 MHz
Tension d'alimentation 5 V —
Process Technology CMOS CMOS
Architecture PAL-type (AND-OR array) —
Boîtier 28-pin PLCC (windowed ceramic, 'LI') 24-pin CDIP (windowed CERDIP) 0.300 inch
Plage de température de fonctionnement [DATA_NEEDED: military/industrial operating temperature range] —
Programming Technology UV-erasable (EPROM) —
Type de montage Surface Mount Through-Hole (DIP)
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Macrocells — 16
Propagation Delay (tPD) — 35 ns
Maximum Frequency (fMAX) — 28.6 MHz
Supply Voltage (VCC) — 5 V
Program/erase Method — UV-erasable (windowed CERDIP)
Température de fonctionnement — 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]
Manufacturer — Originally Altera; today supplied via Rochester Electronics (authorized)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis