EP610PC-15 vs EP610JI-30 Comparación

Comparación detallada lado a lado de EP610PC-15 por Altera y EP610JI-30 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610PC-15 EP610JI-30
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $17,50 $9,40
Family Classic EPLD Altera Classic EPLD (EP610)
Device Type EPLD (Erasable Programmable Logic Device) UV Erasable Programmable Logic Device (EPLD)
Usable Gates 300 gates —
Macrocells 16 16
Logic Delay (tPD) 15 ns (pin-to-pin, -15 speed grade) —
Maximum Counter Frequency 100 MHz (per family datasheet) —
Pipelined Data Rate Up to 100 MHz Up to 100 MHz
Supply Voltage (VCC) 5 V (single supply) —
Technology CMOS —
Architecture PAL-type, sum-of-products AND/OR array —
TTL Emulation 100% TTL compatible —
Encapsulado PDIP-24 (plastic DIP, 24-pin) CQCC28 (windowed ceramic JLCC, J-bend)
Recuento de pines 24 pins —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] -40C to +85C (industrial, per EP610 family suffix convention)
Tipo de montaje Through-Hole (DIP) Surface Mount (JLCC)
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Development Tool Altera MAX+PLUS II —
Logic Test Circuitry On-board for AC/DC verification —
Propagation Delay (tpd) — 30 ns (max)
Product Terms — 160
Dedicated Inputs — 4
I/O Pins — 16
External Clocks — 2
Tensión de alimentación — 5 V (single supply)
Process Technology — CMOS
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización