EP910DC-35 vs EP910IPC-15 Comparación

Comparación detallada lado a lado de EP910DC-35 por Altera y EP910IPC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910DC-35 EP910IPC-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $10,95 $7,95
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 —
Architecture PAL-type sum-of-products AND-OR array PAL-type, CMOS
Usable Gates 900 gates —
Macrocells 24 24
Product Terms 240 240
Dedicated Inputs 12 12
I/O Pins 24 24
Total Inputs 36 —
Propagation Delay (tpd) 35 ns —
Frecuencia de reloj máxima 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
Temperatura de funcionamiento 0 °C to +70 °C (commercial) 0C to +70C (commercial, IPC suffix)
Encapsulado 40-pin CDIP (Ceramic DIP) with quartz window PDIP-40 (Plastic DIP, 40-pin)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase JEDEC fuse map via Altera EPLD programmer
Technology CMOS, UV-erasable EPROM cell —
Estado RoHS Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: rohs status not confirmed in verified data]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Device Family — Altera Classic EPLD (EP910 series)
Product Type — Erasable Programmable Logic Device (EPLD)
External Clocks — 2
Propagation Delay (tPD) — 15 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V
Tipo de montaje — Through-Hole
Process Technology — CMOS
Recuento de pines — 40

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización