EP910DC-35 vs EP910IPC-15 Comparação

Comparação detalhada lado a lado de EP910DC-35 por Altera e EP910IPC-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910DC-35 EP910IPC-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $10,95 $7,95
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 —
Architecture PAL-type sum-of-products AND-OR array PAL-type, CMOS
Usable Gates 900 gates —
Macrocells 24 24
Product Terms 240 240
Dedicated Inputs 12 12
I/O Pins 24 24
Total Inputs 36 —
Propagation Delay (tpd) 35 ns —
Frequência máxima de clock 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
Temperatura de operação 0 °C to +70 °C (commercial) 0C to +70C (commercial, IPC suffix)
Encapsulamento 40-pin CDIP (Ceramic DIP) with quartz window PDIP-40 (Plastic DIP, 40-pin)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase JEDEC fuse map via Altera EPLD programmer
Technology CMOS, UV-erasable EPROM cell —
Status RoHS Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: rohs status not confirmed in verified data]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Device Family — Altera Classic EPLD (EP910 series)
Product Type — Erasable Programmable Logic Device (EPLD)
External Clocks — 2
Propagation Delay (tPD) — 15 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V
Tipo de montagem — Through-Hole
Process Technology — CMOS
Contagem de pinos — 40

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação