EP910DM-40 vs EP910LC-35H Comparación

Comparación detallada lado a lado de EP910DM-40 por Altera y EP910LC-35H por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910DM-40 EP910LC-35H
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $21,00 $25,00
Product Type UV Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EP910 Classic EPLD (EP910)
Architecture PAL-type AND/OR with global programmable interconnect bus —
Macrocells 24 —
Dedicated Inputs 36 10
Dedicated Outputs 24 —
Bidirectional I/O Lines 24 —
Product Terms 240 —
Propagation Delay (tPD) 40 ns —
External Clocks 2 —
Process Technology CMOS —
Encapsulado 40-pin Ceramic DIP (Cerdip) with UV window 40-pin Ceramic DIP (H suffix)
Tipo de montaje Through-Hole (DIP) Through-hole (Ceramic DIP)
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range grade]
Tensión de alimentación 5 V —
Estado RoHS [DATA_NEEDED: RoHS compliance status] unknown
Programming Interface JEDEC-standard fuse-map / UV erasure —
Logic Elements — 24 macrocells
Equivalent Gates — 450 usable gates
Propagation Delay (tpd) — 35 ns
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Technology — CMOS, UV-erasable EPROM
User I/O Pins — 36
Erasure Method — UV (quartz window on H package)
Programming Method — Altera hardware programmer
Logic Levels — TTL compatible
Corriente en reposo — [DATA_NEEDED: typical ICC value]
Process Node — [DATA_NEEDED: process geometry]
Lifecycle — Obsolete (long-term supply via Rochester Electronics)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización