EP910DM-40 vs EP910LC-35H Comparaison

Comparaison détaillée côte à côte de EP910DM-40 par Altera et EP910LC-35H par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DM-40 EP910LC-35H
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,00 $25,00
Product Type UV Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EP910 Classic EPLD (EP910)
Architecture PAL-type AND/OR with global programmable interconnect bus —
Macrocells 24 —
Dedicated Inputs 36 10
Dedicated Outputs 24 —
Bidirectional I/O Lines 24 —
Product Terms 240 —
Propagation Delay (tPD) 40 ns —
External Clocks 2 —
Process Technology CMOS —
Boîtier 40-pin Ceramic DIP (Cerdip) with UV window 40-pin Ceramic DIP (H suffix)
Type de montage Through-Hole (DIP) Through-hole (Ceramic DIP)
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range grade]
Tension d'alimentation 5 V —
Statut RoHS [DATA_NEEDED: RoHS compliance status] unknown
Programming Interface JEDEC-standard fuse-map / UV erasure —
Logic Elements — 24 macrocells
Equivalent Gates — 450 usable gates
Propagation Delay (tpd) — 35 ns
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Technology — CMOS, UV-erasable EPROM
User I/O Pins — 36
Erasure Method — UV (quartz window on H package)
Programming Method — Altera hardware programmer
Logic Levels — TTL compatible
Courant de repos — [DATA_NEEDED: typical ICC value]
Process Node — [DATA_NEEDED: process geometry]
Lifecycle — Obsolete (long-term supply via Rochester Electronics)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis