EP910LC-40H vs EP910DC-40 Comparación

Comparación detallada lado a lado de EP910LC-40H por Altera y EP910DC-40 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910LC-40H EP910DC-40
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $13,95
Family Classic EPLD (EP910) —
Macro Cells 24 —
Usable Gates 450 —
Logic Elements 24 macro cells / expandable to 48 via expander terms —
Propagation Delay (tPD) 40 ns max —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) Low-power CMOS, typical ICC < 100 mA —
Technology CMOS, UV-erasable EPROM —
Encapsulado 40-pin Ceramic DIP (CDIP-40), JEDEC standard DIP-40 (ceramic, through-hole)
Tipo de montaje Through-Hole (THT) Through-Hole
Temperatura de funcionamiento -40C to +85C (industrial) [DATA_NEEDED: confirm exact temp grade] —
Speed Grade -40 (40 ns tPD) —
Programming Method UV-erase + EPROM program, ~100 erase cycles UV-erase + EPROM programmer; on-board logic test circuitry
I/O Pins [DATA_NEEDED: I/O count - datasheet indicates 36 user I/O typical] —
Estado RoHS [DATA_NEEDED: not confirmed from datasheet - non-RoHS likely given vintage ceramic DIP] [DATA_NEEDED: rohs_status]
Device Family — Classic EPLD (EP910 series)
Architecture — PAL-type AND/OR, UV-erasable CMOS
Macrocells — 24
Dedicated Inputs — 12
Bidirectional I/O Pins — 24
Total Inputs to Logic Array — 36
Product Terms — 240 maximum
Maximum Propagation Delay (tPD) — 40 ns
Maximum Operating Frequency (fMAX) — 25 MHz
Global Clocks — 2
Tensión de alimentación — 5 V (typical for Classic EPLD family)
Operating Temperature (Commercial) — 0 °C to 70 °C

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización