EP910LC-40H vs EP910ILC-25 Comparación

Comparación detallada lado a lado de EP910LC-40H por Altera y EP910ILC-25 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910LC-40H EP910ILC-25
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $9,95
Family Classic EPLD (EP910) EP910 Classic EPLD
Macro Cells 24 —
Usable Gates 450 —
Logic Elements 24 macro cells / expandable to 48 via expander terms —
Propagation Delay (tPD) 40 ns max 25 ns
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) Low-power CMOS, typical ICC < 100 mA —
Technology CMOS, UV-erasable EPROM CMOS EPROM (UV-erasable)
Encapsulado 40-pin Ceramic DIP (CDIP-40), JEDEC standard 44-pin JLCC (windowed ceramic)
Tipo de montaje Through-Hole (THT) Surface Mount
Temperatura de funcionamiento -40C to +85C (industrial) [DATA_NEEDED: confirm exact temp grade] -40C to +85C (industrial)
Speed Grade -40 (40 ns tPD) —
Programming Method UV-erase + EPROM program, ~100 erase cycles —
I/O Pins [DATA_NEEDED: I/O count - datasheet indicates 36 user I/O typical] —
Estado RoHS [DATA_NEEDED: not confirmed from datasheet - non-RoHS likely given vintage ceramic DIP] non_compliant (ceramic windowed package)
Macrocells — 24
User I/O Pins — 36
Internal Frequency (fMAX) — [DATA_NEEDED: fMAX rating]
Logic Blocks — Sum-of-products AND/OR array
Configuration Memory — Non-volatile EPROM (windowed ceramic)
Tensión de alimentación — 5 V
Development Tool — Altera MAX+PLUS II (legacy)
Estado del ciclo de vida — Obsolete - last time buy was late 1990s

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización