EP910LC-40H vs EP910ILC-25 Comparaison

Comparaison détaillée côte à côte de EP910LC-40H par Altera et EP910ILC-25 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910LC-40H EP910ILC-25
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $9,95
Family Classic EPLD (EP910) EP910 Classic EPLD
Macro Cells 24 —
Usable Gates 450 —
Logic Elements 24 macro cells / expandable to 48 via expander terms —
Propagation Delay (tPD) 40 ns max 25 ns
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) Low-power CMOS, typical ICC < 100 mA —
Technology CMOS, UV-erasable EPROM CMOS EPROM (UV-erasable)
Boîtier 40-pin Ceramic DIP (CDIP-40), JEDEC standard 44-pin JLCC (windowed ceramic)
Type de montage Through-Hole (THT) Surface Mount
Température de fonctionnement -40C to +85C (industrial) [DATA_NEEDED: confirm exact temp grade] -40C to +85C (industrial)
Speed Grade -40 (40 ns tPD) —
Programming Method UV-erase + EPROM program, ~100 erase cycles —
I/O Pins [DATA_NEEDED: I/O count - datasheet indicates 36 user I/O typical] —
Statut RoHS [DATA_NEEDED: not confirmed from datasheet - non-RoHS likely given vintage ceramic DIP] non_compliant (ceramic windowed package)
Macrocells — 24
User I/O Pins — 36
Internal Frequency (fMAX) — [DATA_NEEDED: fMAX rating]
Logic Blocks — Sum-of-products AND/OR array
Configuration Memory — Non-volatile EPROM (windowed ceramic)
Tension d'alimentation — 5 V
Development Tool — Altera MAX+PLUS II (legacy)
Statut du cycle de vie — Obsolete - last time buy was late 1990s

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis