EP910PC-15T vs EP910PC-30 Comparación

Comparación detallada lado a lado de EP910PC-15T por Altera y EP910PC-30 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910PC-15T EP910PC-30
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $14,20 $6,50
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD Altera Classic EPLD
Macrocell Count 24 —
Dedicated Input Pins 10 —
Pin-to-Pin Delay (tPD) 15 ns —
Speed Grade -15 (15 ns) —
Supply Voltage (VCC) 5 V (nominal) 5 V ±10%
Technology CMOS, UV-erasable / OTP —
Encapsulado 40-pin PDIP (Plastic DIP) PDIP-40 (plastic DIP, 0.6 inch)
Tipo de montaje Through-hole (DIP) Through-hole DIP
Output Drive Current [DATA_NEEDED: IOL per output] —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
Logic Capacity 24 macrocells / 72 product terms (typical Classic architecture) —
Programming Method JEDEC fuse map via Altera LogicMap / MAX+PLUS II —
Estado RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (contains lead, PDIP package)
Lead-Free [DATA_NEEDED: lead-free status] —
Security Bit Yes (design protection) —
Tape and Reel Yes (suffix T) —
Macrocells — 24
Usable Gates — ~450
Pin-to-Pin Propagation Delay (tPD) — 30 ns
Maximum Counter Frequency (fCNT) — 33.3 MHz
Logic Inputs — 36 dedicated
I/O Pins — 12 bidirectional
Logic Array Blocks (LABs) — 4
Programming Technology — UV-erasable EPROM cell
TTL Emulation — 100% TTL-compatible
Power Dissipation — [DATA_NEEDED: power dissipation mW]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización