EP910PC-15T vs EP910PC-30 Comparação

Comparação detalhada lado a lado de EP910PC-15T por Altera e EP910PC-30 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910PC-15T EP910PC-30
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $14,20 $6,50
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD Altera Classic EPLD
Macrocell Count 24 —
Dedicated Input Pins 10 —
Pin-to-Pin Delay (tPD) 15 ns —
Speed Grade -15 (15 ns) —
Supply Voltage (VCC) 5 V (nominal) 5 V ±10%
Technology CMOS, UV-erasable / OTP —
Encapsulamento 40-pin PDIP (Plastic DIP) PDIP-40 (plastic DIP, 0.6 inch)
Tipo de montagem Through-hole (DIP) Through-hole DIP
Output Drive Current [DATA_NEEDED: IOL per output] —
Temperatura de operação 0C to +70C (commercial) 0C to +70C (commercial)
Logic Capacity 24 macrocells / 72 product terms (typical Classic architecture) —
Programming Method JEDEC fuse map via Altera LogicMap / MAX+PLUS II —
Status RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (contains lead, PDIP package)
Lead-Free [DATA_NEEDED: lead-free status] —
Security Bit Yes (design protection) —
Tape and Reel Yes (suffix T) —
Macrocells — 24
Usable Gates — ~450
Pin-to-Pin Propagation Delay (tPD) — 30 ns
Maximum Counter Frequency (fCNT) — 33.3 MHz
Logic Inputs — 36 dedicated
I/O Pins — 12 bidirectional
Logic Array Blocks (LABs) — 4
Programming Technology — UV-erasable EPROM cell
TTL Emulation — 100% TTL-compatible
Power Dissipation — [DATA_NEEDED: power dissipation mW]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação