EP910PI-12T vs EP910PI-15T Comparación

Comparación detallada lado a lado de EP910PI-12T por Altera y EP910PI-15T por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910PI-12T EP910PI-15T
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $10,95
Family Altera Classic EPLD Altera Classic EPLD (EP910 series)
Macrocells 24 24
Propagation Delay (tPD) 12 ns 15 ns max (speed grade -15)
Maximum Operating Frequency 76.9 MHz —
Logic Gates [DATA_NEEDED: logic gate count] —
Supply Voltage (VCC) 5 V (4.75 V min, 5.25 V max) —
I/O Pins 24 24
Dedicated Inputs 12 12
External Clock Inputs 2 —
Outputs 24 —
Terminals / Pin Count 44 (PDIP-40 package pinout with NC pins) —
Encapsulado 40-pin PDIP (Plastic DIP) 40-pin PDIP (Plastic DIP, R-PDIP-T40)
Process Technology CMOS —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: industrial/commercial temp range]
Programmable Technology UV-erasable EPROM —
Programming Interface JEDEC-standard —
Estado RoHS Non-compliant (legacy PDIP package, contains lead) [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP]
Estado del ciclo de vida NRND / EOL (mature legacy product) —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Logic Blocks — 6 LABs of 4 macrocells each (Classic architecture)
Tensión de alimentación — 4.5 V to 5.5 V (5 V nominal)
Technology — CMOS EEPROM (electrically erasable)
Tipo de montaje — Through-Hole
Output Drive Current — [DATA_NEEDED: per-pin DC output current, mA]
Programming — JEDEC-standard, serial/parallel programmer

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización