EP910PI-12T vs EP910PI-15T Comparaison

Comparaison détaillée côte à côte de EP910PI-12T par Altera et EP910PI-15T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910PI-12T EP910PI-15T
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $10,95
Family Altera Classic EPLD Altera Classic EPLD (EP910 series)
Macrocells 24 24
Propagation Delay (tPD) 12 ns 15 ns max (speed grade -15)
Maximum Operating Frequency 76.9 MHz —
Logic Gates [DATA_NEEDED: logic gate count] —
Supply Voltage (VCC) 5 V (4.75 V min, 5.25 V max) —
I/O Pins 24 24
Dedicated Inputs 12 12
External Clock Inputs 2 —
Outputs 24 —
Terminals / Pin Count 44 (PDIP-40 package pinout with NC pins) —
Boîtier 40-pin PDIP (Plastic DIP) 40-pin PDIP (Plastic DIP, R-PDIP-T40)
Process Technology CMOS —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: industrial/commercial temp range]
Programmable Technology UV-erasable EPROM —
Programming Interface JEDEC-standard —
Statut RoHS Non-compliant (legacy PDIP package, contains lead) [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP]
Statut du cycle de vie NRND / EOL (mature legacy product) —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Logic Blocks — 6 LABs of 4 macrocells each (Classic architecture)
Tension d'alimentation — 4.5 V to 5.5 V (5 V nominal)
Technology — CMOS EEPROM (electrically erasable)
Type de montage — Through-Hole
Output Drive Current — [DATA_NEEDED: per-pin DC output current, mA]
Programming — JEDEC-standard, serial/parallel programmer

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis