EPC2-TI32N vs EPC2-TC32 Comparación
Comparación detallada lado a lado de EPC2-TI32N por Intel y EPC2-TC32 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPC2-TI32N | EPC2-TC32 |
|---|---|---|
| Marca | Intel | Intel |
| Categoría | Memory ICs | Memory ICs |
| Estado del ciclo de vida | NRND | Última compra |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $11,50 | $15,90 |
| Tamaño de memoria | 1.6 Mb | 1.6 Mbit |
| Memory Organization | 1,695,680 x 1 | — |
| Programmable Type | In System Programmable | — |
| Tipo de interfaz | Serial (for SRAM-based LUT FPGAs) | Serial |
| Programming Interface | IEEE 1532-compliant JTAG | — |
| Supply Voltage - VCCINT | 3.0 V to 3.6 V | — |
| Supply Voltage - VCCIO | 4.5 V to 5.5 V | — |
| Temperatura de funcionamiento | -40 C to +85 C | — |
| Encapsulado / Carcasa | 32-TQFP (7 mm x 7 mm) | — |
| Tipo de montaje | Surface Mount | Surface Mount |
| Terminal Pitch | 0.8 mm | — |
| Supplier Device Package | 32-TQFP | — |
| Packaging | Tray | — |
| Technology | Flash + CMOS configuration logic | — |
| Configuration Clock | Dedicated DCLK output for FPGA | — |
| Estado RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status - datasheet does not specify in retrieved snippet] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| Tipo de memoria | — | EPROM (OTP/UV-erasable configuration PROM) |
| Organización de memoria | — | Serial bitstream output |
| Programmability | — | In-System Programmable (ISP) via JTAG (IEEE 1149.1) |
| Tensión de alimentación | — | 3.3 V |
| Rango de temperatura de funcionamiento | — | 0C to +70C (Commercial) |
| Encapsulado | — | 32-pin TQFP (7x7 mm) |
| Supported FPGA Families | — | Stratix I/II, Cyclone I/II, APEX 20K/II, Mercury, ACEX 1K, FLEX 10K |
| Configuration Mode | — | Serial (FPP/MSD via FPGA master/slave) |
| Output Control | — | OE and nCS gating internal tri-state buffer |
| Internal Oscillator | — | Yes (drives address counter) |
| Nivel MSL | — | MSL 3 (168 hours) |