EPC2-TI32N vs EPC2-TC32 Comparaison
Comparaison détaillée côte à côte de EPC2-TI32N par Intel et EPC2-TC32 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC2-TI32N | EPC2-TC32 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | NRND | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $11,50 | $15,90 |
| Taille de mémoire | 1.6 Mb | 1.6 Mbit |
| Memory Organization | 1,695,680 x 1 | — |
| Programmable Type | In System Programmable | — |
| Type d'interface | Serial (for SRAM-based LUT FPGAs) | Serial |
| Programming Interface | IEEE 1532-compliant JTAG | — |
| Supply Voltage - VCCINT | 3.0 V to 3.6 V | — |
| Supply Voltage - VCCIO | 4.5 V to 5.5 V | — |
| Température de fonctionnement | -40 C to +85 C | — |
| Boîtier / Format | 32-TQFP (7 mm x 7 mm) | — |
| Type de montage | Surface Mount | Surface Mount |
| Terminal Pitch | 0.8 mm | — |
| Supplier Device Package | 32-TQFP | — |
| Packaging | Tray | — |
| Technology | Flash + CMOS configuration logic | — |
| Configuration Clock | Dedicated DCLK output for FPGA | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status - datasheet does not specify in retrieved snippet] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| Type de mémoire | — | EPROM (OTP/UV-erasable configuration PROM) |
| Organisation de la mémoire | — | Serial bitstream output |
| Programmability | — | In-System Programmable (ISP) via JTAG (IEEE 1149.1) |
| Tension d'alimentation | — | 3.3 V |
| Plage de température de fonctionnement | — | 0C to +70C (Commercial) |
| Boîtier | — | 32-pin TQFP (7x7 mm) |
| Supported FPGA Families | — | Stratix I/II, Cyclone I/II, APEX 20K/II, Mercury, ACEX 1K, FLEX 10K |
| Configuration Mode | — | Serial (FPP/MSD via FPGA master/slave) |
| Output Control | — | OE and nCS gating internal tri-state buffer |
| Internal Oscillator | — | Yes (drives address counter) |
| Niveau MSL | — | MSL 3 (168 hours) |