EPC2L20 vs EPC2LC20CAD Comparación
Comparación detallada lado a lado de EPC2L20 por Altera y EPC2LC20CAD por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPC2L20 | EPC2LC20CAD |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | Memory ICs | Memory ICs |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $25,80 | $9,75 |
| Tipo de memoria | Configuration PROM (non-volatile) | Configuration PROM (Flash) |
| Tamaño de memoria | 1.6 Mbit | — |
| Organización de memoria | 8-bit byte | — |
| Interfaz | Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) | — |
| Programmability | In-system programmable via JTAG | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 5.0 V (VCCSEL selectable) | — |
| Cascade Support | Yes - multi-device daisy chain | — |
| Boundary Scan | JTAG IEEE 1149.1 BST | — |
| Encapsulado | 20-pin PLCC (J-lead) | 20-pin J-lead PLCC (PLCC-20) |
| Tipo de montaje | Surface Mount (PLCC socket compatible) | Surface Mount / Through-hole (PLCC socket) |
| Temperatura de funcionamiento | [DATA_NEEDED: operating temperature range] | -40C to +85C (commercial) |
| Nivel MSL | [DATA_NEEDED: MSL rating] | — |
| Estado RoHS | RoHS Compliant (per IC Components listing) | Compliant |
| Process Technology | Low-power CMOS | — |
| Target FPGAs | APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix | — |
| Memory Capacity | — | 1.6 Mbit |
| Tensión de alimentación | — | 3.3 V (nominal) |
| I/O Voltage Tolerance | — | 5 V tolerant |
| Configuration Mode | — | Serial (bit-wide, Altera FPGAs) |
| Program Interface | — | IEEE Std 1149.1 JTAG (in-system programmable) |
| Recuento de pines | — | 20 |
| Maximum Input Voltage (DC) | — | -0.3 V to +7.0 V |
| Input Undershoot/Overshoot | — | -2.0 V to +7.0 V for <100 mA, <20 ns no-load |
| Compatible FPGA Families | — | APEX 20K, ACEX 1K, Cyclone, Stratix |
| Programming Method | — | JTAG ISP (no external programmer required) |